ぜんぜんわからん。

めっちゃねてる。

2019-07-21から1日間の記事一覧

verilogなんにもわからん

某設計演習で初めて触った言語だが、そのうちまた触るかもしれないので取りあえずメモ ・always文は出来るだけ使わずにfunction文で基本的にモジュールは記述 clock信号,reset信号以外をせなんたらポートに入れない。事故る。 ・アホなネーミングにしない は…